L’European Processor Initiative (EPI), un consorzio di enti di ricerca e aziende europee, ha recentemente annunciato il successo della realizzazione e dell’avvio di EPAC1.5, un acceleratore computazionale basato sull’architettura RISC-V. Questo chip rappresenta una piattaforma di prova all’avanguardia, progettata per dimostrare le potenzialità delle tecnologie di accelerazione nel campo dell’elaborazione ad alte prestazioni (HPC, High-Performance Computing). EPAC1.5 è un passo significativo verso la creazione di supercomputer europei, con l’obiettivo di ridurre la dipendenza da tecnologie estere e promuovere l’innovazione nel continente.
Architettura e Design di EPAC1.5
EPAC1.5 è un sistema complesso che integra diverse unità di calcolo specializzate, ognuna ottimizzata per compiti specifici. Ecco una panoramica delle sue componenti principali:
- VPU (Vector Processing Unit): Questa unità include un core Avispado RISC-V, progettato da SemiDynamics, e un’unità vettoriale sviluppata da BSC (Barcelona Supercomputing Center) e dall’Università di Zagabria. La VPU è specializzata nell’elaborazione vettoriale, una tecnica che permette di eseguire operazioni su più dati simultaneamente, ideale per applicazioni scientifiche e di simulazione.
- STX (Stencil and Tensor Accelerator): Progettato da ETH Zurich e Fraunhofer IIS, l’STX è ottimizzato per calcoli stencil (usati in simulazioni numeriche) e operazioni di apprendimento automatico (machine learning), rendendolo adatto a carichi di lavoro come l’analisi di dati complessi e l’intelligenza artificiale.
- VRP (Variable Precision Processor): Sviluppato da CEA (Commissariat à l’énergie atomique et aux énergies alternatives), questa CPU supporta la precisione numerica variabile, una caratteristica che permette di adattare la precisione dei calcoli in base alle esigenze, migliorando l’efficienza energetica.
Architettura della Memoria e Comunicazione
EPAC1.5 utilizza un’architettura di memoria avanzata, progettata da Chalmers University of Technology e FORTH-ICS (Foundation for Research and Technology – Institute of Computer Science). Il sistema include:
- Distributed Home Node (HN): Un nodo distribuito che gestisce la coerenza della memoria, garantendo che tutte le unità di calcolo abbiano una visione uniforme dei dati.
- Cache L2: Una memoria cache di secondo livello che migliora l’accesso ai dati frequenti, riducendo i tempi di elaborazione.
Per la comunicazione interna, EPAC1.5 si affida a un Network-on-Chip (NoC), una rete ad alta velocità che collega le diverse unità di calcolo. Il NoC include più punti di incrocio (XP), che permettono una trasmissione efficiente dei dati. Inoltre, il chip supporta collegamenti off-chip tramite SERDES (Serializer/Deserializer), una tecnologia sviluppata da EXTOLL per trasferire dati ad alta velocità tra componenti.
Implementazione Fisica e Prestazioni
EPAC1.5 è stato realizzato utilizzando il processo 22FDX di GLOBALFOUNDRIES, noto per il suo basso consumo energetico. Il chip occupa 27 mm² di silicio e contiene circa 0,3 miliardi di transistor, una densità impressionante che riflette l’efficienza del design. Il chip è installato su una scheda secondaria realizzata da E4, un’azienda specializzata in soluzioni per il calcolo ad alte prestazioni, progettata per semplificare l’integrazione del chip in sistemi informatici più complessi.
Durante i test, EPAC1.5 ha dimostrato di essere in grado di avviare una distribuzione GNU/Linux (Ubuntu 22.04 LTS) sia in modalità CLI (Command Line Interface) che GUI (Graphical User Interface), un risultato significativo per un acceleratore di questo tipo. Per verificare le prestazioni e l’affidabilità di EPAC1.5, sono stati eseguiti una serie di benchmark e test specifici, focalizzati sull’esecuzione di kernel HPC (High-Performance Computing). Questi kernel rappresentano algoritmi fondamentali utilizzati in applicazioni scientifiche e di simulazione, come il calcolo numerico, l’elaborazione di dati complessi e l’analisi di modelli fisici. I test hanno permesso di valutare in modo approfondito le capacità di calcolo degli acceleratori integrati nel chip, confermando che EPAC1.5 è in grado di gestire carichi di lavoro intensivi con efficienza e precisione.
I benchmark hanno misurato parametri chiave come la velocità di elaborazione, la latenza e l’efficienza energetica, dimostrando che il chip può sostenere operazioni complesse senza compromettere le prestazioni. Questo risultato è particolarmente significativo per applicazioni come la ricerca scientifica, l’intelligenza artificiale e l’analisi di grandi volumi di dati, dove la capacità di elaborazione rapida e affidabile è essenziale. Inoltre, i test hanno evidenziato come EPAC1.5 sia ottimizzato per lavorare in contesti in cui è richiesta una gestione efficiente delle risorse, rendendolo una soluzione ideale per i futuri supercomputer europei.
Significato e Prossimi Passi
EPAC1.5 non è solo un prototipo, ma una piattaforma dimostrativa che getta le basi per i futuri supercomputer europei. I suoi acceleratori scalabili possono essere utilizzati per affrontare problemi complessi in ambito HPC, intelligenza artificiale (AI) e Big Data, settori in cui l’Europa sta cercando di rafforzare la propria autonomia tecnologica.
Questo progetto rientra nell’obiettivo a lungo termine dell’EPI di sviluppare processori europei a basso consumo energetico per l’elaborazione su larga scala. EPAC1.5 rappresenta un passo importante verso la creazione di infrastrutture computazionali indipendenti, che possano competere a livello globale e supportare la ricerca scientifica e industriale in Europa.
Con EPAC1.5, l’Europa dimostra di essere all’avanguardia nell’innovazione tecnologica, puntando su un’architettura aperta come RISC-V e su collaborazioni tra istituzioni accademiche e industriali. Il futuro dei supercomputer europei sembra sempre più promettente.
Fonte: https://www.european-processor-initiative.eu/accelerator/
Source: Read More
